PI/PD Engineer 경력 채용
Job Position

R&DHW > DFT Engineer
서울
Experienced 4~12 yearsFull-time
R&DHW > Physical Design Engineer
서울
Experienced 3 years or moreFull-time
R&DHW > Physical Implementation Engineer
서울
Experienced 2~12 yearsFull-time

[1] Physical ​Design ​Engineer


주요 ​업무

  • Physical Design ​(Back-end)
  • SoC P&R and Timing ​Closure
  • Physical ​Verification (DRC/LVS)
  • On-Chip ​PSI Analysis
  • IP Hardening

 

자격 ​요건

  • Physical Design ​유경험자
  • Physical ​Verification 유경험자
  • ASIC ​설계 ​flow에 ​대한 이해
  • PSI에 대한 ​개념 ​이해
  • UPF/CPF 에 ​대한 ​이해 ​
  • Timing & Congestion ​issue 해결을 ​위한 ​Incremental Optimization ​

 

우대 사항

  • TOP ​PnR ​, Sub Top ​경험자
  • IP ​Hardening 경험자
  • Script (TCL, Python) 작성 가능자
  • RDL/BUMP, Interposer routing 경험자
  • High-speed IP의 on/off-chip PSI 분석 유경험자
  • CPM 생성 및 적용 유경험자
  • Front-end, DFT 경험자


[2] DFT(Design For Testability) Engineer


주요 업무

  • DFT Implementation
  • SCAN Insertion & Simulation / ATPG
  • BIST/BIRA Insertion & Simulation, JTAG, IJTAG
  • SDC Creation
  • TOP DFT Architecture Design, Hierarchical DFT Flow

 

자격 요건

  • DFT Implementation
  • Chip DFT Architecture Implementation
  • Logic DFT
  • Memory DFT
  • PSI에 대한 개념 이해
  • DFT for Analog IP, High-Speed IO and Automotive device

 

우대 사항

  • 양산 경험자
  • Script (TCL, Python) 작성 가능자
  • Spyglass DFT Setup & Check 경험자
  • ATE Vector Setup & Yield Improve 경험자
  • ISO26262, Scan Dump 경험자
  • Front-end, Back-end 경험자


[3] Physical Implementation Engineer


주요 업무

  • Physical Implementation(Front-end)
  • Physical Synthesis and Optimization
  • Timing Analysis (STA, SDC Creation and Analysis)
  • Low Power Implementation (UPF/CPF, LP)
  • Formal Verification

 

자격 요건

  • Physical Implementation (Logic synthesis)
  • Timing Closure
  • LDRC (Logic Design Rule Check)
  • Low Power Design (UPF/CPF creation and Low Power Rule Check)
  • Power Analysis
  • Sign-off 에 대한 이해

 

우대 사항

  • Chip-top 유경험자
  • High Speed IP Implementation 유경험자
  • Multi-voltage & power domain 유경험자
  • Script (Shell, TCL, Python) 작성 가능자
  • DFT Implementation 유경험자
  • Physical Design(Back-end) 유경험자



채용 절차


서류 전형 ▶ 실무 면접 ▶ 임원 면접 ▶ (평판 조회) ▶ 최종 합격


* 채용 전형은 진행 상황에 따라 변경될 수 있으며, 변경 시 사전 안내 드립니다.

* 입사 후 3개월의 수습기간이 적용됩니다.

전문연구요원 신규 편입은 수습해제 이후 신청 가능합니다.(전직 대상자 제외)


기타 안내

[Office]

  • 강남 뱅뱅사거리 위치
  • 음료/커피/스낵 지원
  • 유연근무제
  • 자유로운 연차 사용
  • 라운지, 안마의자 등 휴식 공간


[Welfare]

  • 교육 및 도서 지원
  • 건강검진 지원
  • 복지포인트 지원
  • 장기근속 포상


[Culture]

  • 전사 올핸즈 미팅(월 1회)
  • 전사 워크샵 (년 1회, 국내/해외)
  • 동호회/스터디 지원
  • 회식비 지원
Share
PI/PD Engineer 경력 채용

[1] Physical ​Design ​Engineer


주요 ​업무

  • Physical Design ​(Back-end)
  • SoC P&R and Timing ​Closure
  • Physical ​Verification (DRC/LVS)
  • On-Chip ​PSI Analysis
  • IP Hardening

 

자격 ​요건

  • Physical Design ​유경험자
  • Physical ​Verification 유경험자
  • ASIC ​설계 ​flow에 ​대한 이해
  • PSI에 대한 ​개념 ​이해
  • UPF/CPF 에 ​대한 ​이해 ​
  • Timing & Congestion ​issue 해결을 ​위한 ​Incremental Optimization ​

 

우대 사항

  • TOP ​PnR ​, Sub Top ​경험자
  • IP ​Hardening 경험자
  • Script (TCL, Python) 작성 가능자
  • RDL/BUMP, Interposer routing 경험자
  • High-speed IP의 on/off-chip PSI 분석 유경험자
  • CPM 생성 및 적용 유경험자
  • Front-end, DFT 경험자


[2] DFT(Design For Testability) Engineer


주요 업무

  • DFT Implementation
  • SCAN Insertion & Simulation / ATPG
  • BIST/BIRA Insertion & Simulation, JTAG, IJTAG
  • SDC Creation
  • TOP DFT Architecture Design, Hierarchical DFT Flow

 

자격 요건

  • DFT Implementation
  • Chip DFT Architecture Implementation
  • Logic DFT
  • Memory DFT
  • PSI에 대한 개념 이해
  • DFT for Analog IP, High-Speed IO and Automotive device

 

우대 사항

  • 양산 경험자
  • Script (TCL, Python) 작성 가능자
  • Spyglass DFT Setup & Check 경험자
  • ATE Vector Setup & Yield Improve 경험자
  • ISO26262, Scan Dump 경험자
  • Front-end, Back-end 경험자


[3] Physical Implementation Engineer


주요 업무

  • Physical Implementation(Front-end)
  • Physical Synthesis and Optimization
  • Timing Analysis (STA, SDC Creation and Analysis)
  • Low Power Implementation (UPF/CPF, LP)
  • Formal Verification

 

자격 요건

  • Physical Implementation (Logic synthesis)
  • Timing Closure
  • LDRC (Logic Design Rule Check)
  • Low Power Design (UPF/CPF creation and Low Power Rule Check)
  • Power Analysis
  • Sign-off 에 대한 이해

 

우대 사항

  • Chip-top 유경험자
  • High Speed IP Implementation 유경험자
  • Multi-voltage & power domain 유경험자
  • Script (Shell, TCL, Python) 작성 가능자
  • DFT Implementation 유경험자
  • Physical Design(Back-end) 유경험자



채용 절차


서류 전형 ▶ 실무 면접 ▶ 임원 면접 ▶ (평판 조회) ▶ 최종 합격


* 채용 전형은 진행 상황에 따라 변경될 수 있으며, 변경 시 사전 안내 드립니다.

* 입사 후 3개월의 수습기간이 적용됩니다.

전문연구요원 신규 편입은 수습해제 이후 신청 가능합니다.(전직 대상자 제외)


기타 안내

[Office]

  • 강남 뱅뱅사거리 위치
  • 음료/커피/스낵 지원
  • 유연근무제
  • 자유로운 연차 사용
  • 라운지, 안마의자 등 휴식 공간


[Welfare]

  • 교육 및 도서 지원
  • 건강검진 지원
  • 복지포인트 지원
  • 장기근속 포상


[Culture]

  • 전사 올핸즈 미팅(월 1회)
  • 전사 워크샵 (년 1회, 국내/해외)
  • 동호회/스터디 지원
  • 회식비 지원